如果你对多模块存储器的有关问题还不了解，那就赶紧来看看高顿小编整理的2024计算机考研组成原理考点“多模块存储器”的具体信息吧！
2024计算机考研组成原理考点“多模块存储器”
　　为了提高访存速度。（CPU速度比存储器快，同时从存储器中取出n条指令，可以充分利用CPU资源，提高运行速度）
　　（1）单体多字系统
　　在一个存取周期内，从同一地址取出n条指令，然后逐条将指令送至CPU执行，即每隔1/n存取周期，主存向CPU送一条指令，增大了存储器的带宽，提高了存储器的工作速度。
　　例如：从同一地址取出4条指令，为单体四字结构，每字W位。按地址在一个存取周期内可读出4*W位的指令或数据，使主存带宽提高到4倍。
　　缺点：指令和数据在主存内必须是连续存放的，一旦遇到转移指令，或者操作数不能连续存放，这种方法的效果就不明显。
　　（2）多体并行系统
　　采用多提模块组成的存储器。每个模块可以并行工作，也可以交叉工作。
　　①低位交叉编址
　　程序连续存放在相邻体中（交叉存储）。低位地址表示体号，高位地址表示体内地址。
　　地址的低n为片选。
　　优点：相邻地址单元的数据放在不同组，各组可以并行工作，能较好提高存储器的带宽。
　　缺点：某一组出现故障，会影响整个存储器的正常工作。
　　②高位交叉编址
　　按体内地址顺序存放（顺序存储）。高位地址表示体号，低位地址表示体内地址。
　　地址的高n位片选。
　　优点：某一组的故障不影响其他组，且容易通过添加模块来扩充容量。
　　缺点：相邻地址单元的数据放在同一组存储单元，各组间串行工作，不利于提升存储器的带宽。
　　本文内容整理于网络，仅供参考。
　　关于2024计算机考研组成原理考点“多模块存储器”的内容，小编就给大家简单介绍到这里了。如果还有其他考研考试相关内容想要了解的，就请登录高顿考研频道看看吧。
　　小编为2024考研的小伙伴们准备了丰富的学习资料，点击下方蓝色图片即可领取哦~
考研备考资料
相关阅读
延伸阅读


展开全文